[JSC] Add GPRReg::InvalidGPRReg and FPRReg::InvalidFPRReg
authoryusukesuzuki@slowstart.org <yusukesuzuki@slowstart.org@268f45cc-cd09-0410-ab3c-d52691b4dbfc>
Wed, 15 Aug 2018 00:50:50 +0000 (00:50 +0000)
committeryusukesuzuki@slowstart.org <yusukesuzuki@slowstart.org@268f45cc-cd09-0410-ab3c-d52691b4dbfc>
Wed, 15 Aug 2018 00:50:50 +0000 (00:50 +0000)
https://bugs.webkit.org/show_bug.cgi?id=188589

Reviewed by Mark Lam.

Source/JavaScriptCore:

Since GPRReg(RegisterID) and FPRReg(FPRegisterID) do not include -1 in their enum values,
UBSan dumps bunch of warnings "runtime error: load of value 4294967295, which is not a valid value for type 'RegisterID'".

1. We add InvalidGPRReg and InvalidFPRReg to enum values of GPRReg and FPRReg to suppress the above warnings.
2. We make GPRReg and FPRReg int8_t enums.
3. We replace `#define InvalidGPRReg ((JSC::GPRReg)-1)` to `static constexpr GPRReg InvalidGPRReg { GPRReg::InvalidGPRReg };`.

* assembler/ARM64Assembler.h:
* assembler/ARMAssembler.h:
* assembler/ARMv7Assembler.h:
* assembler/MIPSAssembler.h:
* assembler/X86Assembler.h:
* jit/FPRInfo.h:
* jit/GPRInfo.h:
(JSC::JSValueRegs::JSValueRegs):
(JSC::JSValueRegs::tagGPR const):
(JSC::JSValueRegs::payloadGPR const):
(JSC::JSValueSource::JSValueSource):
(JSC::JSValueSource::unboxedCell):
(JSC::JSValueSource::operator bool const):
(JSC::JSValueSource::base const):
(JSC::JSValueSource::tagGPR const):
(JSC::JSValueSource::payloadGPR const):
(JSC::JSValueSource::hasKnownTag const):

Source/WebCore:

No behavior change.

* cssjit/FunctionCall.h:
(WebCore::FunctionCall::FunctionCall):
* cssjit/SelectorCompiler.cpp:
(WebCore::SelectorCompiler::SelectorCodeGenerator::modulo):

git-svn-id: https://svn.webkit.org/repository/webkit/trunk@234874 268f45cc-cd09-0410-ab3c-d52691b4dbfc

12 files changed:
Source/JavaScriptCore/ChangeLog
Source/JavaScriptCore/assembler/ARM64Assembler.h
Source/JavaScriptCore/assembler/ARMAssembler.h
Source/JavaScriptCore/assembler/ARMv7Assembler.h
Source/JavaScriptCore/assembler/MIPSAssembler.h
Source/JavaScriptCore/assembler/X86Assembler.h
Source/JavaScriptCore/jit/CCallHelpers.h
Source/JavaScriptCore/jit/FPRInfo.h
Source/JavaScriptCore/jit/GPRInfo.h
Source/WebCore/ChangeLog
Source/WebCore/cssjit/FunctionCall.h
Source/WebCore/cssjit/SelectorCompiler.cpp

index 72cefe5..3102195 100644 (file)
@@ -1,3 +1,35 @@
+2018-08-14  Yusuke Suzuki  <yusukesuzuki@slowstart.org>
+
+        [JSC] Add GPRReg::InvalidGPRReg and FPRReg::InvalidFPRReg
+        https://bugs.webkit.org/show_bug.cgi?id=188589
+
+        Reviewed by Mark Lam.
+
+        Since GPRReg(RegisterID) and FPRReg(FPRegisterID) do not include -1 in their enum values,
+        UBSan dumps bunch of warnings "runtime error: load of value 4294967295, which is not a valid value for type 'RegisterID'".
+
+        1. We add InvalidGPRReg and InvalidFPRReg to enum values of GPRReg and FPRReg to suppress the above warnings.
+        2. We make GPRReg and FPRReg int8_t enums.
+        3. We replace `#define InvalidGPRReg ((JSC::GPRReg)-1)` to `static constexpr GPRReg InvalidGPRReg { GPRReg::InvalidGPRReg };`.
+
+        * assembler/ARM64Assembler.h:
+        * assembler/ARMAssembler.h:
+        * assembler/ARMv7Assembler.h:
+        * assembler/MIPSAssembler.h:
+        * assembler/X86Assembler.h:
+        * jit/FPRInfo.h:
+        * jit/GPRInfo.h:
+        (JSC::JSValueRegs::JSValueRegs):
+        (JSC::JSValueRegs::tagGPR const):
+        (JSC::JSValueRegs::payloadGPR const):
+        (JSC::JSValueSource::JSValueSource):
+        (JSC::JSValueSource::unboxedCell):
+        (JSC::JSValueSource::operator bool const):
+        (JSC::JSValueSource::base const):
+        (JSC::JSValueSource::tagGPR const):
+        (JSC::JSValueSource::payloadGPR const):
+        (JSC::JSValueSource::hasKnownTag const):
+
 2018-08-14  Keith Miller  <keith_miller@apple.com>
 
         Add missing availability macro.
index 209e53a..3c9478e 100644 (file)
@@ -162,7 +162,7 @@ inline uint16_t getHalfword(uint64_t value, int which)
 
 namespace ARM64Registers {
 
-typedef enum {
+typedef enum : int8_t {
     // Parameter/result registers.
     x0,
     x1,
@@ -208,9 +208,10 @@ typedef enum {
     x29 = fp,
     x30 = lr,
     zr = 0x3f,
+    InvalidGPRReg = -1,
 } RegisterID;
 
-typedef enum {
+typedef enum : int8_t {
     pc,
     nzcv,
     fpsr
@@ -219,7 +220,7 @@ typedef enum {
 // ARM64 always has 32 FPU registers 128-bits each. See http://llvm.org/devmtg/2012-11/Northover-AArch64.pdf
 // and Section 5.1.2 in http://infocenter.arm.com/help/topic/com.arm.doc.ihi0055b/IHI0055B_aapcs64.pdf.
 // However, we only use them for 64-bit doubles.
-typedef enum {
+typedef enum : int8_t {
     // Parameter/result registers.
     q0,
     q1,
@@ -255,6 +256,7 @@ typedef enum {
     q29,
     q30,
     q31,
+    InvalidFPRReg = -1,
 } FPRegisterID;
 
 static constexpr bool isSp(RegisterID reg) { return reg == sp; }
index 362ad37..3554821 100644 (file)
@@ -38,7 +38,7 @@ namespace JSC {
 
     namespace ARMRegisters {
 
-        typedef enum {
+        typedef enum : int8_t {
             r0,
             r1,
             r2,
@@ -62,15 +62,16 @@ namespace JSC {
             r12 = ip, S1 = ip,
             r13 = sp,
             r14 = lr,
-            r15 = pc
+            r15 = pc,
+            InvalidGPRReg = -1,
         } RegisterID;
 
-        typedef enum {
+        typedef enum : int8_t {
             apsr,
             fpscr
         } SPRegisterID;
 
-        typedef enum {
+        typedef enum : int8_t {
             d0,
             d1,
             d2,
@@ -105,6 +106,7 @@ namespace JSC {
             d30,
             d31,
 #endif // CPU(ARM_NEON) || CPU(ARM_VFP_V3_D32)
+            InvalidFPRReg = -1,
         } FPRegisterID;
 
     } // namespace ARMRegisters
index 3bade3f..40d785e 100644 (file)
@@ -39,7 +39,7 @@ namespace JSC {
 
 namespace ARMRegisters {
 
-    typedef enum {
+    typedef enum : int8_t {
         r0,
         r1,
         r2,
@@ -63,15 +63,16 @@ namespace ARMRegisters {
         ip = r12,
         sp = r13,
         lr = r14,
-        pc = r15
+        pc = r15,
+        InvalidGPRReg = -1,
     } RegisterID;
 
-    typedef enum {
+    typedef enum : int8_t {
         apsr,
         fpscr
     } SPRegisterID;
 
-    typedef enum {
+    typedef enum : int8_t {
         s0,
         s1,
         s2,
@@ -106,7 +107,7 @@ namespace ARMRegisters {
         s31,
     } FPSingleRegisterID;
 
-    typedef enum {
+    typedef enum : int8_t {
         d0,
         d1,
         d2,
@@ -141,10 +142,11 @@ namespace ARMRegisters {
         d30,
         d31,
 #endif // CPU(ARM_NEON) || CPU(ARM_VFP_V3_D32)
+        InvalidFPRReg = -1,
     } FPDoubleRegisterID;
 
 #if CPU(ARM_NEON)
-    typedef enum {
+    typedef enum : int8_t {
         q0,
         q1,
         q2,
index e3e5490..edb2244 100644 (file)
@@ -41,7 +41,7 @@ namespace JSC {
 typedef uint32_t MIPSWord;
 
 namespace MIPSRegisters {
-typedef enum {
+typedef enum : int8_t {
     r0 = 0,
     r1,
     r2,
@@ -105,10 +105,11 @@ typedef enum {
     gp = r28,
     sp = r29,
     fp = r30,
-    ra = r31
+    ra = r31,
+    InvalidGPRReg = -1,
 } RegisterID;
 
-typedef enum {
+typedef enum : int8_t {
     fir = 0,
     fccr = 25,
     fexr = 26,
@@ -117,7 +118,7 @@ typedef enum {
     pc
 } SPRegisterID;
 
-typedef enum {
+typedef enum : int8_t {
     f0,
     f1,
     f2,
@@ -149,7 +150,8 @@ typedef enum {
     f28,
     f29,
     f30,
-    f31
+    f31,
+    InvalidFPRReg = -1,
 } FPRegisterID;
 
 } // namespace MIPSRegisters
index 1ea7a75..f3a4083 100644 (file)
@@ -41,7 +41,7 @@ inline bool CAN_SIGN_EXTEND_8_32(int32_t value) { return value == (int32_t)(sign
 
 namespace X86Registers {
 
-typedef enum {
+typedef enum : int8_t {
     eax,
     ecx,
     edx,
@@ -58,16 +58,17 @@ typedef enum {
     r12,
     r13,
     r14,
-    r15
+    r15,
 #endif
+    InvalidGPRReg = -1,
 } RegisterID;
 
-typedef enum {
+typedef enum : int8_t {
     eip,
     eflags
 } SPRegisterID;
 
-typedef enum {
+typedef enum : int8_t {
     xmm0,
     xmm1,
     xmm2,
@@ -84,8 +85,9 @@ typedef enum {
     xmm12,
     xmm13,
     xmm14,
-    xmm15
+    xmm15,
 #endif
+    InvalidFPRReg = -1,
 } XMMRegisterID;
 
 } // namespace X86Register
index e20ced4..1d8e3be 100644 (file)
@@ -314,7 +314,7 @@ private:
         std::array<RegType, TargetSize> result { };
 
         for (unsigned i = 0; i < TargetSize; i++) {
-            ASSERT(sourceArray[i] != InfoTypeForReg<RegType>::InvalidIndex);
+            ASSERT(sourceArray[i] != static_cast<int32_t>(InfoTypeForReg<RegType>::InvalidIndex));
             result[i] = sourceArray[i];
         }
 
index ea47197..a24d1cb 100644 (file)
@@ -31,7 +31,7 @@
 namespace JSC {
 
 typedef MacroAssembler::FPRegisterID FPRReg;
-#define InvalidFPRReg ((::JSC::FPRReg)-1)
+static constexpr FPRReg InvalidFPRReg { FPRReg::InvalidFPRReg };
 
 #if ENABLE(JIT)
 
index 8a086dd..2d374e3 100644 (file)
@@ -39,7 +39,7 @@ enum NoResultTag { NoResult };
 // top of the LowLevelInterpreter.asm file.
 
 typedef MacroAssembler::RegisterID GPRReg;
-#define InvalidGPRReg ((::JSC::GPRReg)-1)
+static constexpr GPRReg InvalidGPRReg { GPRReg::InvalidGPRReg };
 
 #if ENABLE(JIT)
 
@@ -161,8 +161,8 @@ private:
 class JSValueRegs {
 public:
     JSValueRegs()
-        : m_tagGPR(static_cast<int8_t>(InvalidGPRReg))
-        , m_payloadGPR(static_cast<int8_t>(InvalidGPRReg))
+        : m_tagGPR(InvalidGPRReg)
+        , m_payloadGPR(InvalidGPRReg)
     {
     }
     
@@ -196,8 +196,8 @@ public:
     }
     bool operator!=(JSValueRegs other) const { return !(*this == other); }
     
-    GPRReg tagGPR() const { return static_cast<GPRReg>(m_tagGPR); }
-    GPRReg payloadGPR() const { return static_cast<GPRReg>(m_payloadGPR); }
+    GPRReg tagGPR() const { return m_tagGPR; }
+    GPRReg payloadGPR() const { return m_payloadGPR; }
     GPRReg gpr(WhichValueWord which) const
     {
         switch (which) {
@@ -215,16 +215,16 @@ public:
     void dump(PrintStream&) const;
     
 private:
-    int8_t m_tagGPR;
-    int8_t m_payloadGPR;
+    GPRReg m_tagGPR;
+    GPRReg m_payloadGPR;
 };
 
 class JSValueSource {
 public:
     JSValueSource()
         : m_offset(notAddress())
-        , m_baseOrTag(static_cast<int8_t>(InvalidGPRReg))
-        , m_payload(static_cast<int8_t>(InvalidGPRReg))
+        , m_baseOrTag(InvalidGPRReg)
+        , m_payload(InvalidGPRReg)
         , m_tagType(0)
     {
     }
@@ -239,28 +239,28 @@ public:
     
     JSValueSource(GPRReg tagGPR, GPRReg payloadGPR)
         : m_offset(notAddress())
-        , m_baseOrTag(static_cast<int8_t>(tagGPR))
-        , m_payload(static_cast<int8_t>(payloadGPR))
+        , m_baseOrTag(tagGPR)
+        , m_payload(payloadGPR)
         , m_tagType(0)
     {
     }
     
     JSValueSource(MacroAssembler::Address address)
         : m_offset(address.offset)
-        , m_baseOrTag(static_cast<int8_t>(address.base))
-        , m_payload(static_cast<int8_t>(InvalidGPRReg))
+        , m_baseOrTag(address.base)
+        , m_payload(InvalidGPRReg)
         , m_tagType(0)
     {
         ASSERT(m_offset != notAddress());
-        ASSERT(static_cast<GPRReg>(m_baseOrTag) != InvalidGPRReg);
+        ASSERT(m_baseOrTag != InvalidGPRReg);
     }
     
     static JSValueSource unboxedCell(GPRReg payloadGPR)
     {
         JSValueSource result;
         result.m_offset = notAddress();
-        result.m_baseOrTag = static_cast<int8_t>(InvalidGPRReg);
-        result.m_payload = static_cast<int8_t>(payloadGPR);
+        result.m_baseOrTag = InvalidGPRReg;
+        result.m_payload = payloadGPR;
         result.m_tagType = static_cast<int8_t>(JSValue::CellTag);
         return result;
     }
@@ -268,8 +268,7 @@ public:
     bool operator!() const { return !static_cast<bool>(*this); }
     explicit operator bool() const
     {
-        return static_cast<GPRReg>(m_baseOrTag) != InvalidGPRReg
-            || static_cast<GPRReg>(m_payload) != InvalidGPRReg;
+        return m_baseOrTag != InvalidGPRReg || m_payload != InvalidGPRReg;
     }
     
     bool isAddress() const
@@ -287,26 +286,26 @@ public:
     GPRReg base() const
     {
         ASSERT(isAddress());
-        return static_cast<GPRReg>(m_baseOrTag);
+        return m_baseOrTag;
     }
     
     GPRReg tagGPR() const
     {
-        ASSERT(!isAddress() && static_cast<GPRReg>(m_baseOrTag) != InvalidGPRReg);
-        return static_cast<GPRReg>(m_baseOrTag);
+        ASSERT(!isAddress() && m_baseOrTag != InvalidGPRReg);
+        return m_baseOrTag;
     }
     
     GPRReg payloadGPR() const
     {
         ASSERT(!isAddress());
-        return static_cast<GPRReg>(m_payload);
+        return m_payload;
     }
     
     bool hasKnownTag() const
     {
         ASSERT(!!*this);
         ASSERT(!isAddress());
-        return static_cast<GPRReg>(m_baseOrTag) == InvalidGPRReg;
+        return m_baseOrTag == InvalidGPRReg;
     }
     
     uint32_t tag() const
@@ -325,8 +324,8 @@ private:
     static inline int32_t notAddress() { return 0x80000000; }     
           
     int32_t m_offset;
-    int8_t m_baseOrTag;
-    int8_t m_payload; 
+    GPRReg m_baseOrTag;
+    GPRReg m_payload;
     int8_t m_tagType; // Contains the low bits of the tag.
 };
 #endif // USE(JSVALUE32_64)
index f79159f..de0a023 100644 (file)
@@ -1,3 +1,17 @@
+2018-08-14  Yusuke Suzuki  <yusukesuzuki@slowstart.org>
+
+        [JSC] Add GPRReg::InvalidGPRReg and FPRReg::InvalidFPRReg
+        https://bugs.webkit.org/show_bug.cgi?id=188589
+
+        Reviewed by Mark Lam.
+
+        No behavior change.
+
+        * cssjit/FunctionCall.h:
+        (WebCore::FunctionCall::FunctionCall):
+        * cssjit/SelectorCompiler.cpp:
+        (WebCore::SelectorCompiler::SelectorCodeGenerator::modulo):
+
 2018-08-14  Alex Christensen  <achristensen@webkit.org>
 
         isValidCSSSelector is unsafe to be called from a non-main thread
index 346cf28..85ec74a 100644 (file)
@@ -43,8 +43,8 @@ public:
         , m_stackAllocator(stackAllocator)
         , m_callRegistry(callRegistry)
         , m_argumentCount(0)
-        , m_firstArgument(InvalidGPRReg)
-        , m_secondArgument(InvalidGPRReg)
+        , m_firstArgument(JSC::InvalidGPRReg)
+        , m_secondArgument(JSC::InvalidGPRReg)
     {
     }
 
index 708a401..46ada4f 100644 (file)
@@ -2378,7 +2378,7 @@ Assembler::Jump SelectorCodeGenerator::modulo(Assembler::ResultCondition conditi
     Assembler::RegisterID dividend = JSC::X86Registers::eax;
     RegisterAllocationType dividendAllocation = RegisterAllocationType::External;
     StackAllocator::StackReference temporaryDividendStackReference;
-    Assembler::RegisterID temporaryDividendCopy = InvalidGPRReg;
+    Assembler::RegisterID temporaryDividendCopy = JSC::InvalidGPRReg;
     if (inputDividend != dividend) {
         bool registerIsInUse = m_registerAllocator.allocatedRegisters().contains(dividend);
         if (registerIsInUse) {
@@ -2400,7 +2400,7 @@ Assembler::Jump SelectorCodeGenerator::modulo(Assembler::ResultCondition conditi
     Assembler::RegisterID remainder = JSC::X86Registers::edx;
     RegisterAllocationType remainderAllocation = RegisterAllocationType::External;
     StackAllocator::StackReference temporaryRemainderStackReference;
-    Assembler::RegisterID temporaryRemainderCopy = InvalidGPRReg;
+    Assembler::RegisterID temporaryRemainderCopy = JSC::InvalidGPRReg;
     if (inputDividend != remainder) {
         bool registerIsInUse = m_registerAllocator.allocatedRegisters().contains(remainder);
         if (registerIsInUse) {